Welke problemen moeten worden opgemerkt bij het lay-outontwerp van TVS-diodes in communicatieapparatuur?

一, Nauwkeurige controle van de lay-out van de fysieke locatie
1. Optimalisatie van ruimtelijke koppeling tussen beveiligingsknooppunten en interferentiebronnen
TVS-diodes moeten worden ingezet in het kruispunt tussen signaallijnen en externe interfaces, zoals USB-interfaces, Ethernet-poorten, antenneconnectoren, enz. Als we een bepaald type industriële router als voorbeeld nemen: de TVS-beschermingsmodule van zijn RJ45-interface bevindt zich niet meer dan 8 mm verwijderd van de signaalpin van de PHY-chip, die de ESD-puls vastklemt voordat hij wordt gekoppeld aan de PCB-bedrading. Deze lay-outstrategie kan de impact van parasitaire inductie op de klemspanning verminderen. Uit experimentele gegevens blijkt dat wanneer de afstand tussen TVS en interface wordt verkort van 20 mm naar 5 mm, de fluctuatieamplitude van de klemspanning met 40% kan worden verminderd.
2. Clusterinzet van beveiligingseenheden
Bij signaalinterfaces met hoge-snelheid, zoals HDMI 2.1 en PCIe 5.0, is een meer-TVS-array met meerdere kanalen vereist om differentiële paarbescherming te bereiken. Een ontwerp van een 5G-basisstation laat zien dat het inzetten van 4-kanaals TVS-chips binnen een bereik van 10 mm van differentiële signaallijnen die de PCB binnenkomen, gecombineerd met 3D-elektromagnetische simulatie om de routeringtopologie te optimaliseren, de overspraak tussen kanalen tot minder dan -60 dB vermindert. Deze lay-out kan de conversie van common-mode-interferentie naar differentiële-modussignalen effectief onderdrukken.
3. Stereoscopische constructie van beschermingsniveaus
Voor meer--laags PCB-ontwerp moet een beschermingssysteem op drie- niveaus, namelijk "interfacebeschermingslaag, gebiedsbeschermingslaag, kernbeschermingslaag", worden opgezet. Het ontwerp van een datacenterschakelaar neemt deze architectuur over: SMD-verpakte TVS wordt ingezet op de interfacelaag, PTH-verpakte TVS met hoog-vermogen wordt ingesteld op het stroomvlak, en een TVS-array met lage capaciteit wordt geconfigureerd in het CPU-kerngebied. Deze gelaagde bescherming verhoogt het succespercentage van apparatuur die de IEC 61000-4-5 8/20 μs 6kV-piektest doorstaat tot 99,7%.
2, Standaardisatie Implementatie van ontwerp van elektrische verbindingen
1. Gedifferentieerde behandeling van aardingssysteem
Het aardingspad van TVS moet het principe van "nabijheidsonafhankelijke lage weerstand" volgen. Het ontwerp van een bepaalde voertuigcommunicatiemodule laat zien dat de TVS-aardingspin rechtstreeks is verbonden met de binnenste GND-koperfolie via vier doorlopende gaten, gecombineerd met een korte koperen strip van 0,5 mm breed, om de aardingsimpedantie te verminderen tot minder dan 3 m Ω. Voor apparaten met een metalen behuizing wordt aanbevolen om een ​​"stervormige aardingsstructuur" te gebruiken, waarbij de TVS-aardingspen via een onafhankelijke draad is verbonden met de aardingskolom van de behuizing om te voorkomen dat er een lus ontstaat met de digitale aarde.
2. Integriteitsgarantie van signaalcircuit
Bij differentiële signaalbeveiliging is het noodzakelijk ervoor te zorgen dat de aardingspin van TVS het minimale lusgebied vormt met het signaalretourpad. Een ontwerp van een optische module van 10 Gbps maakt gebruik van een "coplanaire golfgeleider + TVS-bescherming" -structuur, waarbij de TVS-chip direct onder het differentiële paar wordt ingezet en signaalretour wordt bereikt via een 0,2 mm dik binnenste GND-vlak. De simulatieresultaten laten zien dat deze lay-out de fluctuatie van de differentiële impedantie binnen ± 5% regelt en de marge van het oogdiagram met 15% vergroot.
3. Redundant ontwerp van beschermend netwerk
Voor kritische signaalkanalen wordt aanbevolen om een ​​dubbel beschermingsmechanisme te gebruiken: "hoofdbescherming + hulpbescherming". Een bepaalde satellietcommunicatieterminal is ontworpen om een ​​hoofd-TVS-array in het RF-front--end in te zetten en tegelijkertijd een extra TVS toe te voegen aan de mixeringang, en de twee zijn elektrisch geïsoleerd door middel van magnetische kralen. Dit ontwerp zorgt ervoor dat het apparaat een foutenpercentage van 10 ^ -12 handhaaft wanneer het wordt onderworpen aan IEC 61000-4-2 ± 15 kV contactontlading.
3, Technische implementatie van signaalintegriteitsgarantie
1. Verfijnde controle van parasitaire parameters
De TVS-verpakkingsparameters hebben een aanzienlijke invloed op de signaalkwaliteit. Een vergelijking van het ontwerp van een ADC-circuit met hoge snelheid- laat zien dat het gebruik van het 0402-pakket TVS (parasitaire inductantie van ongeveer 0,5 nH) de S21-parameter met 2 dB verhoogt vergeleken met het 0603-pakket (parasitaire inductantie van 1,2 nH). Voor signalen op GHz-niveau wordt aanbevolen om pakketten met lage inductie te gebruiken, zoals DFN en QFN, en de padindeling te optimaliseren via 3D-elektromagnetische veldsimulatie om de parasitaire parameters binnen een acceptabel bereik te controleren.
2. Impedantieaanpassing van beschermend netwerk
Bij digitale interfaces met hoge-snelheid moeten TVS-beveiligingsnetwerken impedantie-matching met transmissielijnen bereiken. Een PCIe 4.0-interfaceontwerp maakt gebruik van een matching-schema van "TVS+serieweerstand", dat de impedantie van het beveiligingsknooppunt verlaagt van 120 Ω naar 100 Ω ± 5% door de weerstandswaarde aan te passen. Reflectietests in het tijddomein tonen aan dat dit ontwerp de signaaloverschrijding met 30% vermindert en de ooghoogte met 25% vergroot.
3. Gezamenlijke optimalisatie van thermisch ontwerp
De voorbijgaande vermogensdissipatie van TVS zal resulteren in een aanzienlijke temperatuurstijging, wat de beschermende prestaties zal beïnvloeden. Het ontwerp van een TVS-module met hoog vermogen- maakt gebruik van een 'koperen substraat+thermische via'-structuur voor warmtedissipatie. Door een thermische via-array met een diameter van 0,3 mm (gatafstand 1,5 mm) onder de chip aan te brengen, wordt de junctietemperatuur met 20 graden verlaagd. Voor meer--kanaalsbeveiligingstoepassingen wordt aanbevolen om een ​​"verspringend ontwerp + thermische isolatiegroef" te gebruiken om prestatieverlies veroorzaakt door thermische koppeling te voorkomen.
4, Lay-outparadigma voor typische toepassingsscenario's
1. Indeling van de voedingspoortbeveiliging
In AC-DC-conversiecircuits moet TVS worden geplaatst na de gelijkrichtbrug en vóór de filtercondensator. Een bepaald ontwerp van de communicatievoeding maakt gebruik van een "π - type filtering+TVS"-structuur, waarbij TVS parallel is aangesloten aan de ingang en X/Y-condensatoren om bescherming op meerdere- niveaus te bereiken. Uit testgegevens blijkt dat deze opstelling de interferentie-onderdrukkingsverhouding in de gemeenschappelijke modus met 30 dB verhoogt en de interferentie-onderdrukkingsverhouding in de differentiële modus met 25 dB.
2. Indeling RF-voor-eindbescherming
Voor 5G NR-basisstations moet TVS worden ingezet vóór de Low Noise Amplifier (LNA) en een hybride beschermingsschema van "limiter+TVS" toepassen. Uit een macrobasisstationontwerp blijkt dat de TVS-chip 15 mm achter de antennepoort is geplaatst en dat er een begrenzer wordt gebruikt om een ​​dynamisch beschermingsbereik van -10 dBm tot+25 dBm te bereiken. Dit ontwerp regelt de verslechtering van de ontvangstgevoeligheid binnen 0,5 dB.
3. Indeling van hoge-snelle digitale interfacebescherming
In de 100G Ethernet-interface moet TVS-bescherming worden ontworpen in combinatie met de Retimer. Het ontwerp van een datacenterschakelaar maakt gebruik van een "TVS-array+common mode choke"-structuur, waarbij TVS wordt ingezet aan de ingang van de re-timer en de inductie van de smoorspoel wordt aangepast (100 nH bij 100 MHz). Realiseer een balans tussen bescherming en signaalintegriteit. Tests hebben aangetoond dat dit ontwerp consequent een foutenpercentage van minder dan 10 ^ -15 handhaaft.
5, Validatie- en optimalisatiemethodologie
1. Simulatieverificatiesysteem
Zet een multidimensionaal verificatieplatform op dat bestaat uit SPICE-circuitsimulatie, 3D-elektromagnetische simulatie en thermische simulatie. Het ontwerp van een communicatiemodule werd geoptimaliseerd voor de TVS-indeling via Ansys HFSS-simulatie, wat resulteerde in een toename van 40% in de ESD-beschermingsefficiëntie; Controleer de signaalintegriteit via Cadence Sigrity-simulatie om een ​​100% slagingspercentage voor oogdiagramsjablonen te garanderen.
2. Test- en verificatieproces
Ontwikkel een dubbel validatiemechanisme van 'laboratoriumtests+testen op- locatie'. Laboratoriumtests moeten de normen van de IEC 61000-4-serie bestrijken, en tests op locatie moeten zich richten op het verifiëren van de beschermende prestaties in complexe elektromagnetische omgevingen. Bepaalde communicatieapparatuur voor spoorwegvervoer verzamelde meer dan 2000 sets ESD-gebeurtenisgegevens door middel van daadwerkelijke tests op 10 typische stations, en optimaliseerde voortdurend het beveiligingsplan.
3. Analyse van de faalmodus
Zet een database voor TVS-storingen op en voer een analyse van de hoofdoorzaken uit op storingsmodi zoals open circuit, kortsluiting en lekkage. Een bepaald geval laat zien dat het faalpercentage veroorzaakt door scheuren in TVS-pads 35% bedraagt. Door het ontwerp van de PCB-stack en het soldeerproces te optimaliseren, is het uitvalpercentage van dit type teruggebracht tot minder dan 0,5%.
https://www.trrsemicon.com/transistor/voltage-regulators/surface-mount-super-snel-herstel-rectifier.html